Конструктор чистого Verilog

me: I write pure verilog ; yeah! module alu(input logic [31:0] a, b, input logic [31:0] ALUControl, output logic [31:0] Result, output logic [3:0] ALUFlags); reg [32:0] Carry; always_comb begin КОНСТРУКТОР

Мужчина с измученным выражением лица показан рядом со сложной схемой и фрагментом кода на Verilog, а поверх изображения написано «КОНСТРУКТОР». Шутка высмеивает разницу между заявлением о написании «чистого» Verilog вручную и реальностью, где всё превращается в огромный визуальный конструктор из логических блоков. EN: A man with an exhausted expression is shown next to a complicated circuit and a fragment of Verilog code, with “КОНСТРУКТОР” written over the image. The joke mocks the gap between claiming to write “pure” Verilog by hand and the reality where everything turns into a huge visual constructor made of logic blocks.

• @profunctor_io / 5238 2020-09-01
• @right_wing_dev_squads / 6034 2023-02-28